PCB Layout Designer JN – 012021-18279

Questa è un’interessante opportunità per entrare in un Gruppo internazionale, leader mondiale  in ambito microelettronica.

Il candidato si inserisce all’interno del Team di PCB Layout nelle aree EWS-Final test (ATE semiconduttori), sulla base della piattaforma di testing richiesta dal cliente (principalmente Teradyne, Advantest, Credence, Verigy, Agilent). Sarà responsabile di eseguire la progettazione di layout garantendo testabilità qualità e producibilità. E’ gradita la conoscenza di piattaforme di testing per semiconduttori.

Il candidato ha come principali responsabilità:

•  Progettare il Layout di PCB multilayers High density;  
•  Stesura degli schemi elettrici;
•  Fornire supporto tecnico al fine di soddisfare i requisiti richiesti dal cliente;
•  Generazione di files gerber, documentazione tecnica e di assemblaggio;
•  Analisi di fattibilità e pre-layout, double check, implementazione specifiche di lavoro e regole di layout.

Ci rivolgiamo prevalentemente a candidati aventi le seguenti caratteristiche ideali:

• Laurea in ingegneria elettronica o perito elettronico
• Ottima attitudine alla precisione e all’ordine;
• Interesse a lavorare per obiettivo e in team internazionali, spiccate doti relazionali;
• Buona conoscenza della lingua inglese;
• Conoscenza PCB Layout (con software: Mentor Graphics Enterprise, Cadence Allegro PCB Design, Cadence Allegro Package Design);
• Ottima conoscenza del layout di PCB multilayer High density, incluso Pwe, RF, Analog and High speed digital circuit
• Conoscenza delle regole di layout (IPC), Footprint e Library Management;
• Conoscenza della signal e power integrity

Sede di lavoro: Provincia di Lecco

Settore: Microelettronica